Lehrstuhl für Technische Informatik
Materialien

Materialien

Die Dateien sind passwortgeschützt und nur für Workshop-Teilnehmer verfügbar. Es sind nur Dateien verfügbar, die von den Autoren zur Veröffentlichung freigegeben worden sind.

Programm-Booklet

Teilnehmerliste / list of participants

Eröffnung [Folien]

Sitzung 1: Diagnose und Burn-In

A New Hierarchical Built-In Self-Test with On-Chip Diagnosis for VLIW Processors. M. Ulbricht, M. Schölzel, T. Koal, H. T. Vierhaus, BTU Cottbus. [Paper] [Folien]

Memory Testing During Burn-In: Test Strategy and Experimental Test Results. M. Linder1, A. Eder1, K. Oberländer2, 1Hochschule Augsburg, 2Infineon Technologies AG. [Paper]

Structural In-Field Diagnosis for Random Logic Circuits. A. Cook1, M. Elm1, H.-J. Wunderlich1, U. Abelein2, 1U Stuttgart, 2Audi AG. [Paper] [Folien]

Sitzung 2: Testerzeugung

SysML-Modelle im Entwurf funktionaler Systemtests für Audioverarbeitungssysteme. J. Lamm, Bernafon AG, Bern. [Paper]

Structural Test for Graceful Degradation of NoC Switches. A. Dalirsani, S. Holst, M. Elm, H.-J. Wunderlich, U Stuttgart. [Paper] [Folien]

As-Robust-As-Possible Test Generation in the Presence of Small Delay Defects using Pseudo-Boolean Optimization. S. Eggersglüß, R. Drechsler, U Bremen. [Paper] [Folien]

Poster

Performancesteigerung modularer PXI-Kleintester durch den Einsatz von FPGA-Technologie. M. Sprogies, G. Kropp, I. Gryl, IMMS gGmbH. [Paper]

Test Set Compaction Procedure for Combinational Circuits based on Decomposition Tree. V. Andreeva, Tomsk State U, Russland. [Paper] [Poster]

Sitzung 3: Neue Technologien

Tomographic Testing and Validation of Probabilistic Circuits. A. Paler1, I. Polian1, J. Hayes2, 1U Passau, 2U Michigan, Ann Arbor, USA. [Paper] [Folien]

Eingeladener Vortrag

Automated Test Program Generation for Automotive Devices. Anke Drappa1, Peter Huber2, Jon Vollmar2, 1Robert Bosch GmbH, 2Teradyne. [Paper] [Folien]

Sitzung 4: Aspekte der Systemintegration

Towards a Formal Semantics of the SystemC-TLM Core Interfaces. M. Pockrandt1, P. Herber2, S. Glesner1, 1TU Berlin, 2ICSI, Berkeley, USA. [Paper] [Folien]

A new IP core integration concept for signal manipulation and timing adjustment using a configurable I/O architecture. Z. Cai1, J. Schmid1, H. Rauch1, N. Franchi2, R. Weigel1, 1iSyst Intelligente Systeme GmbH, Nürnberg, 2U Erlangen. [Paper] [Folien]

Sitzung 5: Soft Errors

Latency Analysis for Sequential Circuits. A. Finder, A. Sülflow, G. Fey, U Bremen. [Paper] [Folien]

Strahlungstolerantes Fluxgate CMOS Mixed Signal ASIC. J. Hauer1, M. Oberst1, W. Magnes2, A. Valvanoglou2, 1Fraunhofer IIS, Erlangen, 2Institut für Weltraumforschung der OEAW, Graz. [Paper] [Folien]